Specjalizowany Procesor Meteorologiczny
Specjalizowany Procesor Meteorologiczny (SPM-1), opracowany w latach 1981-1985 na zlecenie Instytutu Technicznego Wojsk Lotniczych przy współpracy z IMGW, był elementem systemu przetwarzania sygnału radaru meteorologicznego MRŁ-2. SPM-1 opracowany został w zespole pracowników działu Głównego Konstruktora Systemów Sterowania Numerycznego zakładów ERA, w którego skład wchodzili:
- Janusz Popko (blok przekształcania współrzędnych, blok uśredniania),
- Krzysztof Wasiek (blok sterowania),
- Tomasz Kościelny, Jerzy Słomczyński (blok pamięci danych),
- Krzysztof Szaniawski (blok transmisji).
Autorami koncepcji procesora i osobami przedstawiającymi założenia konstruktorom byli pracownicy ITWL: mgr inż. Edmund Małycha i ppłk Roman Marchwicki.
SPM-1 miał za zadanie przekształcać sygnał wizyjny radaru na postać cyfrową, gromadzić dane, a po wstępnej obróbce przekazywać minikomputerowi MERA-400 do dalszej obróbki, analizy i prezentacji w postaci wydruku. Wykonany był w technologii TTL z pamięcią półprzewodnikową, w postaci wąskich pakietów montowanych w szufladach MERY-400.
Jego następcą miał być SPM-2 zbudowany w oparciu o mikroprocesor 8085 i układy AMD 2900. Ta wersja najprawdopodobniej nie wyszła z fazy prototypowania.
Ogólna zasada działania
Radar meteorologiczny obejmował swoim zasięgiem obszar koła o promieniu 100km. Analogowy sygnał współczynnika odbicia próbkowany był do 7-bitowych wartości. Blok przekształcania współrzędnych tłumaczył współrzędne kątowe do układu kartezjańskiego używając tablicy sinusów zapisanej w pamięci EPROM i zapisywał je w bloku pamięci danych. W bloku uśredniania wartości te uśredniane były w czasie dla komórek o rozmiarze 1km x 1km x 100m, a następnie przy użyciu bloku transmisji danych przesyłane do MERY-400, gdzie następowała ostateczna analiza danych.
Pakiety składowe
Do dziś zachowała się tylko część pakietów składowych SPM-1, poniższa galeria prezentuje je wszystkie. Wersje produkcyjne płytek były lakierowane, aby uniknąć szkodliwego wpływu wilgoci, pozostałe to wersje prototypowe układów.
Blok Sterowania
Blok Przekształcania Współrzędnych
Blok Transmisji
Blok Uśredniania
Blok Pamięci Danych
-
BPD-4 (rewers)
-
BPD-4 (v2) (rewers)
-
BPD-6 (rewers)
-
BPD-8K (rewers)
-
BPD-8K (v2) (rewers)
-
BPD-8K (v3)(rewers)
-
BPD-8K (v4)(rewers)
-
BPD-?? (rewers)
-
R1-BPD-1 (rewers)