Wydajność EM400: Różnice pomiędzy wersjami

Z MERA 400 wiki
Przejdź do nawigacji Przejdź do wyszukiwania
Nie podano opisu zmian
Nie podano opisu zmian
Linia 62: Linia 62:
|-
|-
| 2013-08-20 || GCC 4.6.3 || Core2Duo @2.80GHz || 18.1 || fix regs_write (no debug)
| 2013-08-20 || GCC 4.6.3 || Core2Duo @2.80GHz || 18.1 || fix regs_write (no debug)
|-
| 2014-03-04 || clang 3.4 || i3 530 @2.93GHz || 23.5 || 7ff5e69cc9657629974501ad95b1ff2ea4e38917
|-
| 2014-03-04 || GCC 4.7.3 || i3 530 @2.93GHz || 23.5 || 7ff5e69cc9657629974501ad95b1ff2ea4e38917
|-
| 2014-03-04 || clang 3.4 || Core2Duo @2.80GHz || 16.4 || 7ff5e69cc9657629974501ad95b1ff2ea4e38917
|-
| 2014-03-04 || GCC 4.7.3 || Core2Duo @2.80GHz || 16.9 || 7ff5e69cc9657629974501ad95b1ff2ea4e38917
|-


|}
|}

Wersja z 12:42, 4 mar 2014

Testy wydajności emulacji przeprowadzone zostały przy użyciu nieznacznie zmodyfikowanego programu, którego w roku '72 użyto do oceny wydajności K-202.

Data Kompilator Sprzęt Szybkość [MIPS] Uwagi
1972-12-04 - K-202 0.424 Test komisji oceny K-202
2013-09-19 - MERA-400 0.308 Test j.w. uruchomiony na MERZE-400 w Dęblinie
- - MERA-400 0.414 Szybkość testu j.w. obliczona na podstawie
czasów wykonania rozkazów podanych w DTR
2013-03-13 GCC 4.5 Core2Duo @2.80GHz 0.858 DEBUGGER
2013-03-13 GCC 4.5 Core2Duo @2.80GHz 7.8 baseline v1
2013-03-13 GCC 4.5 Core2Duo @2.80GHz 10.422 +optymalizacja rejestrów
2013-03-13 GCC 4.5 Core2Duo @2.80GHz 25 +usunięcie zbędnej synchronizacji
2013-03-13 GCC 4.5 Core2Duo @2.80GHz 27.7 +poprawka mem_ptr()
2013-03-13 GCC 4.5 Core2Duo @2.80GHz 30 +poprawka arg_norm()
2013-07-15 GCC 4.6.3 Core2Duo @2.80GHz 25 baseline v2
2013-07-15 GCC 4.6.3 Core2Duo @2.80GHz 30 nowy cykl rozkazowy
2013-07-15 clang 3.3 Core2Duo @2.80GHz 31 nowy cykl rozkazowy
2013-07-15 GCC 4.6.3 i3 530 @2.93GHz 26.5 nowy cykl rozkazowy
2013-07-15 clang 3.3 i3 530 @2.93GHz 30.5 nowy cykl rozkazowy
2013-07-15 GCC 4.6.3 RPi @700MHz 1.79 nowy cykl rozkazowy
2013-07-15 GCC 4.6.3 RPi @800MHz 2.05 nowy cykl rozkazowy
2013-07-15 GCC 4.6.3 RPi @900MHz 2.31 nowy cykl rozkazowy
2013-07-30 clang 3.3 i3 530 @2.93GHz 25.8 -Ofast, mem spinlock
2013-07-30 GCC 4.6.3 i3 530 @2.93GHz 24.5 -Ofast, mem spinlock
2013-08-01 GCC 4.6.3 Core2Duo @2.80GHz 16.3 -Ofast, mem spinlock
2013-08-01 clang 3.3 Core2Duo @2.80GHz 18.5 -Ofast, mem spinlock
2013-08-19 clang 3.3 i3 530 @2.93GHz 25.1 cykl rozkazowy dla sint
2013-08-19 GCC 4.6.3 i3 530 @2.93GHz 22.7 cykl rozkazowy dla sint
2013-08-19 clang 3.3 Core2Duo @2.80GHz 17.0 cykl rozkazowy dla sint
2013-08-19 GCC 4.6.3 Core2Duo @2.80GHz 18.3 cykl rozkazowy dla sint
2013-08-20 clang 3.3 i3 530 @2.93GHz 25 fix regs_write (no debug)
2013-08-20 GCC 4.6.3 i3 530 @2.93GHz 24.4 fix regs_write (no debug)
2013-08-20 clang 3.3 Core2Duo @2.80GHz 18.7 fix regs_write (no debug)
2013-08-20 GCC 4.6.3 Core2Duo @2.80GHz 18.1 fix regs_write (no debug)
2014-03-04 clang 3.4 i3 530 @2.93GHz 23.5 7ff5e69cc9657629974501ad95b1ff2ea4e38917
2014-03-04 GCC 4.7.3 i3 530 @2.93GHz 23.5 7ff5e69cc9657629974501ad95b1ff2ea4e38917
2014-03-04 clang 3.4 Core2Duo @2.80GHz 16.4 7ff5e69cc9657629974501ad95b1ff2ea4e38917
2014-03-04 GCC 4.7.3 Core2Duo @2.80GHz 16.9 7ff5e69cc9657629974501ad95b1ff2ea4e38917