MERA-400f: Różnice pomiędzy wersjami

Z MERA 400 wiki
Przejdź do nawigacji Przejdź do wyszukiwania
(Utworzono nową stronę "MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to: * zachowanie pełnej komp...")
 
Linia 18: Linia 18:
 
* wszystkie sygnały są w logice aktywnej "1",
 
* wszystkie sygnały są w logice aktywnej "1",
 
* spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga,
 
* spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga,
* błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany.
+
* błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany,
 +
* asynchronicznie sekwencyjne sterowanie CPU i FPU zostało zastąpione synchronicznie sekwencyjnym.

Wersja z 19:29, 5 cze 2018

MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:

  • zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego (porządanego) jak i nieudokumentowanego działania,
  • wierność oryginalnej architekturze (z odstępstwami dyktowanymi wyłącznie specyfiką technologii FPGA),
  • wierność oryginalnym schematom (co do modułowości układu, sygnałów w nim płynących i ich nazewnictwa).

W aktualnym stanie implementacja obejmuje:

  • CPU,
  • arytmometr wielokrotnej precyzji (FPU),
  • zewnętrzną magistralę systemu oraz magistralę pulpitu technicznego zrealizowane w postaci zserializowanej (USB) z własnym protokołem transmisji,
  • kontroler pamięci realizujący funkcje konfigurowalnej ferrytowej pamięci Elwro z nośnikiem w module SRAM.

W aktualnym stanie MERA-400f po podłączeniu do emulowanych urządzeń zewnętrznych uruchamia poprawnie działający system operacyjny CROOK-5.

Jednostka centralna zaimplementowana została w języku Verilog na podstawie schematów z DTR oraz dokumentacji projektowej. Celem tej implementacji nie jest kopiowanie układu zbudowanego z elementów 74xx, a jego implementacja we współczesnej technologii. Względem układu z oryginalnych schematów wprowadzone zostały następujące zmiany:

  • wszystkie sygnały są w logice aktywnej "1",
  • spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga,
  • błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany,
  • asynchronicznie sekwencyjne sterowanie CPU i FPU zostało zastąpione synchronicznie sekwencyjnym.