3012
edycji
MERA-400f: Różnice pomiędzy wersjami
Przejdź do nawigacji
Przejdź do wyszukiwania
brak opisu edycji
(Utworzono nową stronę "MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to: * zachowanie pełnej komp...") |
Nie podano opisu zmian |
||
| (Nie pokazano 2 pośrednich wersji utworzonych przez tego samego użytkownika) | |||
| Linia 1: | Linia 1: | ||
[[File:Crook-fpga.mp4|right|1000px]] | |||
MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to: | MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to: | ||
| Linia 5: | Linia 6: | ||
* wierność oryginalnym schematom (co do modułowości układu, sygnałów w nim płynących i ich nazewnictwa). | * wierność oryginalnym schematom (co do modułowości układu, sygnałów w nim płynących i ich nazewnictwa). | ||
Implementacja [https://github.com/jakubfi/mera400f dostępna jest publicznie] i obejmuje: | |||
* CPU, | * CPU, | ||
| Linia 18: | Linia 19: | ||
* wszystkie sygnały są w logice aktywnej "1", | * wszystkie sygnały są w logice aktywnej "1", | ||
* spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga, | * spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga, | ||
* błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany. | * błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany, | ||
* asynchronicznie sekwencyjne sterowanie CPU i FPU zostało zastąpione synchronicznie sekwencyjnym. | |||