MULTIX od środka
Dokumentacja techniczna MULTIX-a prawdopodobnie dziś już nie istnieje. Niniejsza strona jest próbą odtworzenia tego, jak MULTIX działał i jaka była jego architektura.
Sprzęt
MULTIX to komputer zbudowany w oparciu o procesor Intel 8085:
- CPU: Intel 8085
- Timer: Intel 8253
- I/O równoległe: Intel 8255
- I/O szeregowe: Intel 8251
- DMA: Intel 8257
- ROM (firmware) ?KB
- RAM ?KB
Mapa pamięci
| Adres | Nazwa | Zawartość |
|---|---|---|
| 0x6000 | RAM | początek RAM |
| 0x6000+154 | STACK | koniec stosu, początek dostępnej RAM |
| 0xFF00 | AD | starszy bajt adresów we/wy widzianych jako pamięć |
I/O
| Adres | Typ | Nazwa | Znaczenie |
|---|---|---|---|
| 0 | RO | DANEI | MSB dane odczytane z MERA-400 |
| 1 | RO | DANEI+1 | LSB dane odczytane z MERA-400 |
| 2 | RO | PSARG | MSB argument polecenia sterującego |
| 3 | RO | PSARG+1 | LSB argument polecenia sterującego |
| 4 | RO | POLST | specyfikacja polecenia sterującego |
| 5 | RO | POLST+1 | ID linii |
| 8 | WO | KOTRA | Rozkaz "koniec transmisji" |
| 10 | WO | PISZB | Rozkaz "pisz blok przez DMA do MERA-400" |
| 11 | WO | CZYTB | Rozkaz "czytaj blok przez DMA z MERA-400" |
| 12 | WO | PISZP | Rozkaz "pisz do MERA-400" |
| 13 | WO | CZYTP | Rozkaz "czytaj z MERA-400" |
| 14 | WO | INTR0 | Rozkaz "zgłoś przerwanie do MERA-400 (procesor 0) |
| 15 | WO | INTR1 | Rozkaz "zgłoś przerwanie do MERA-400 (procesor 1) |
Przerwania wewnętrzne
| Przerwanie | Nazwa | Znaczenie | Pokwitowanie |
|---|---|---|---|
| 1 | IKWIT | MERA-400 przyjęła przerwanie | zapis 1 DO "KWINT" |
| 2 | IZEGA | zegar | zapis "MODE" do "CLCON" |
| 3 | IOPRQ | zgłoszenie OPRQ | zapis "KOPRQ" |
| 4.5 | ITRAP | dla testowania | odczyt "PTRAP" |
| 5.5 | IPOST | polecenie sterujące | odczyt "POLST+1" |
| 6 | ITAP | taśma magnetyczna | odczyt specyfikacji |
| 6.5 | IKASE | kaskada serial | odczyt/zapis informacji |
| 7 | IKAPA | kaskada parallel | odczyt/zapis informacji |
| 7.5 | IDMA | DMA | odczyt DMAST |
Przerwania do MERA-400
RKOIN EQU 32 ;ROZMIAR KOLEJKI PRZERWAN