3035
edycji
MERA-400f: Różnice pomiędzy wersjami
Przejdź do nawigacji
Przejdź do wyszukiwania
brak opisu edycji
(Utworzono nową stronę "MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to: * zachowanie pełnej komp...") |
Nie podano opisu zmian |
||
| Linia 18: | Linia 18: | ||
* wszystkie sygnały są w logice aktywnej "1", | * wszystkie sygnały są w logice aktywnej "1", | ||
* spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga, | * spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga, | ||
* błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany. | * błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany, | ||
* asynchronicznie sekwencyjne sterowanie CPU i FPU zostało zastąpione synchronicznie sekwencyjnym. | |||