3043
edycje
MERA-400f: Różnice pomiędzy wersjami
Przejdź do nawigacji
Przejdź do wyszukiwania
brak opisu edycji
(Utworzono nową stronę "MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to: * zachowanie pełnej komp...") |
Nie podano opisu zmian |
||
| (Nie pokazano 8 pośrednich wersji utworzonych przez tego samego użytkownika) | |||
| Linia 1: | Linia 1: | ||
{{#evt: | |||
service=youtube | |||
|id=https://www.youtube.com/watch?v=rw8HSWwTQLU | |||
|alignment=right | |||
}} | |||
MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to: | MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to: | ||
* zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego (pożądanego) jak i nieudokumentowanego działania, | |||
* zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego ( | |||
* wierność oryginalnej architekturze (z odstępstwami dyktowanymi wyłącznie specyfiką technologii FPGA), | * wierność oryginalnej architekturze (z odstępstwami dyktowanymi wyłącznie specyfiką technologii FPGA), | ||
* wierność oryginalnym schematom (co do modułowości układu, sygnałów w nim płynących i ich nazewnictwa). | * wierność oryginalnym schematom (co do modułowości układu, sygnałów w nim płynących i ich nazewnictwa). | ||
Implementacja [https://github.com/jakubfi/mera400f dostępna jest publicznie] i obejmuje: | |||
* CPU, | * CPU, | ||
| Linia 18: | Linia 22: | ||
* wszystkie sygnały są w logice aktywnej "1", | * wszystkie sygnały są w logice aktywnej "1", | ||
* spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga, | * spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga, | ||
* błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany. | * błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany, | ||
* asynchronicznie sekwencyjne sterowanie CPU i FPU zostało zastąpione synchronicznie sekwencyjnym. | |||