MERA-400f - Historia wersji

Amo o 09:42, 2 paź 2020

2020-10-02T09:42:17Z

← poprzednia wersja		Wersja z 09:42, 2 paź 2020
Linia 5:		Linia 5:
	}}		}}
	MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:		MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:
	* zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego (~~porządanego~~) jak i nieudokumentowanego działania,		* zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego (pożądanego) jak i nieudokumentowanego działania,
	* wierność oryginalnej architekturze (z odstępstwami dyktowanymi wyłącznie specyfiką technologii FPGA),		* wierność oryginalnej architekturze (z odstępstwami dyktowanymi wyłącznie specyfiką technologii FPGA),
	* wierność oryginalnym schematom (co do modułowości układu, sygnałów w nim płynących i ich nazewnictwa).		* wierność oryginalnym schematom (co do modułowości układu, sygnałów w nim płynących i ich nazewnictwa).

Amo o 13:10, 6 kwi 2020

2020-04-06T13:10:50Z

← poprzednia wersja		Wersja z 13:10, 6 kwi 2020
Linia 1:		Linia 1:
	<youtube ~~width~~=~~"1000">rw8HSWwTQLU<~~/youtube>		{{#evt:
			service=youtube
			\|id=https://www.youtube.com/watch?v=rw8HSWwTQLU
			\|alignment=right
			}}
	MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:		MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:
	* zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego (porządanego) jak i nieudokumentowanego działania,		* zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego (porządanego) jak i nieudokumentowanego działania,

Amo o 13:09, 6 kwi 2020

2020-04-06T13:09:53Z

← poprzednia wersja		Wersja z 13:09, 6 kwi 2020
Linia 1:		Linia 1:
			<youtube width="1000">rw8HSWwTQLU</youtube>
	MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:		MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:
	~~<youtube width="1000">rw8HSWwTQLU</youtube>~~
	* zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego (porządanego) jak i nieudokumentowanego działania,		* zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego (porządanego) jak i nieudokumentowanego działania,
	* wierność oryginalnej architekturze (z odstępstwami dyktowanymi wyłącznie specyfiką technologii FPGA),		* wierność oryginalnej architekturze (z odstępstwami dyktowanymi wyłącznie specyfiką technologii FPGA),

Amo o 13:09, 6 kwi 2020

2020-04-06T13:09:40Z

← poprzednia wersja		Wersja z 13:09, 6 kwi 2020
Linia 1:		Linia 1:
			MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:
	<youtube width="1000">rw8HSWwTQLU</youtube>		<youtube width="1000">rw8HSWwTQLU</youtube>
	~~MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:~~

	* zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego (porządanego) jak i nieudokumentowanego działania,		* zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego (porządanego) jak i nieudokumentowanego działania,
	* wierność oryginalnej architekturze (z odstępstwami dyktowanymi wyłącznie specyfiką technologii FPGA),		* wierność oryginalnej architekturze (z odstępstwami dyktowanymi wyłącznie specyfiką technologii FPGA),

Amo o 13:09, 6 kwi 2020

2020-04-06T13:09:31Z

← poprzednia wersja		Wersja z 13:09, 6 kwi 2020
Linia 1:		Linia 1:
	<youtube width="1000">rw8HSWwTQLU</youtube>		<youtube width="1000">rw8HSWwTQLU</youtube>
	MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:		MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:

Amo o 13:08, 6 kwi 2020

2020-04-06T13:08:16Z

← poprzednia wersja		Wersja z 13:08, 6 kwi 2020
Linia 1:		Linia 1:
	~~[[File:Crook-fpga.mp4\|right\|1000px]]~~		<youtube width="1000">rw8HSWwTQLU</youtube>
	MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:		MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:

Amo o 11:20, 7 cze 2018

2018-06-07T11:20:36Z

← poprzednia wersja		Wersja z 11:20, 7 cze 2018
Linia 1:		Linia 1:
			[[File:Crook-fpga.mp4\|right\|1000px]]
	MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:		MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:

Amo o 11:02, 7 cze 2018

2018-06-07T11:02:21Z

← poprzednia wersja		Wersja z 11:02, 7 cze 2018
Linia 5:		Linia 5:
	* wierność oryginalnym schematom (co do modułowości układu, sygnałów w nim płynących i ich nazewnictwa).		* wierność oryginalnym schematom (co do modułowości układu, sygnałów w nim płynących i ich nazewnictwa).

	~~W aktualnym stanie implementacja~~ obejmuje:		Implementacja [https://github.com/jakubfi/mera400f dostępna jest publicznie] i obejmuje:

	* CPU,		* CPU,

Amo o 19:29, 5 cze 2018

2018-06-05T19:29:47Z

← poprzednia wersja		Wersja z 19:29, 5 cze 2018
Linia 18:		Linia 18:
	* wszystkie sygnały są w logice aktywnej "1",		* wszystkie sygnały są w logice aktywnej "1",
	* spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga,		* spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga,
	* błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany.		* błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany,
			* asynchronicznie sekwencyjne sterowanie CPU i FPU zostało zastąpione synchronicznie sekwencyjnym.

Amo: Utworzono nową stronę "MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to: * zachowanie pełnej komp..."

2018-06-05T19:27:56Z

Utworzono nową stronę "MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to: * zachowanie pełnej komp..."

Nowa strona

MERA-400f jest współczesną reimplementacją jednostki centralnej komputera MERA-400 w technologii FPGA. Podstawowe założenia projektu to:

* zachowanie pełnej kompatybilności ze sprzętowym oryginałem, zarówno w przypadku jego udokumentowanego (porządanego) jak i nieudokumentowanego działania,
* wierność oryginalnej architekturze (z odstępstwami dyktowanymi wyłącznie specyfiką technologii FPGA),
* wierność oryginalnym schematom (co do modułowości układu, sygnałów w nim płynących i ich nazewnictwa).

W aktualnym stanie implementacja obejmuje:

* CPU,
* arytmometr wielokrotnej precyzji (FPU),
* zewnętrzną magistralę systemu oraz magistralę pulpitu technicznego zrealizowane w postaci zserializowanej (USB) z własnym protokołem transmisji,
* kontroler pamięci realizujący funkcje konfigurowalnej ferrytowej pamięci Elwro z nośnikiem w module SRAM.

W aktualnym stanie MERA-400f po podłączeniu do emulowanych urządzeń zewnętrznych uruchamia poprawnie działający system operacyjny CROOK-5.

Jednostka centralna zaimplementowana została w języku Verilog na podstawie schematów z DTR oraz dokumentacji projektowej. Celem tej implementacji nie jest kopiowanie układu zbudowanego z elementów 74xx, a jego implementacja we współczesnej technologii. Względem układu z oryginalnych schematów wprowadzone zostały następujące zmiany:

* wszystkie sygnały są w logice aktywnej "1",
* spójne elementy funkcjonalne budowane w technologii 74xx z układów przerzutników, rejestrów, multiplekserów i demultiplekserów, jak rejestry procesora czy szyny, zostały wyrażone odpowiadającymi im procesami Veriloga,
* błędy występujące na schematach zostały poprawione, ostateczny układ odpowiada temu, jak procesor był zbudowany.